- (54) CLOCK GENERATOR AND INFORMATION PROCESSING SYSTEM USING THE SAME
- (11) 2-230821 (A)

(43) 13.9.1990 (19) JP


(21) Appl. No. 64-51387 (22) 3.3.1989

(71) HITACHI LTD (72) KOZABURO KURITA(1)

(51) Int. Cl⁵. H03L7/10,G06F1/04,G06F1/12

PURPOSE: To surely synchronize the operation relating to a data processing including the data transfer between plural related information processing units by varying the range of the oscillating frequency of a voltage controlled oscillation means in response to the change in the frequency of a timing signal.

CONSTITUTION: When the frequency of a timing signal is high, a compensation means 15 changes the range of the frequency oscillated by a voltage controlled oscillation means to a high frequency. Since the frequency range of the clock signal of a clock generating circuit is changed to a high frequency thereby, it is prevented that the frequency of the timing signal goes to the outside of the frequency range of a synchronizing clock signal. When the frequency of the timing signal is lowered conversely, the compensation means 15 is operated to change the frequency range of the synchronizing clock signal to the lower frequency. That is, the frequency range of the synchronizing clock signal is changed in response to the frequency of the timing signal. Thus, the inoperation of the clock generating circuit is prevented.



S_r: timing signal. C_r: synchronizing clock signal. 11: phase comparator. 14: frequency divider. 15: compensation circuit

19日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A) 平2-230821

®Int. Cl. '

識別記号

庁内整理番号

❷公開 平成2年(1990)9月13日

H 03 L 7/10 G 06 F 1/04 1/12

A 7459-5B

8731—5 J H 03 L 7/10 7459—5 B G 06 F 1/04

3 4 0 Z

審査請求 未請求 請求項の数 19 (全17頁)

◎発明の名称

クロツク発生装置及び該装置を用いた情報処理システム

②特 願 平1-51387

②出 頭 平1(1989)3月3日

⑩発明者 栗田

公三郎

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

东所内

砲発明者 中野

哲夫

東京都小平市上水本町1450番地 株式会社日立製作所コン

ピユータ事業本部デバイス開発センター内

勿出 願 人 株式会社日立製作所

邳代 理 人 弁理士 鵜沼 辰之

東京都千代田区神田駿河台 4 丁目 6 番地

88 14 **1**

1.発明の名称

クロック発生装置及び装装置を用いた情報処理 システム

- 2. 特許請求の範囲

 - 2. 2つの信号の位相差に応じた信号を出力する 位相比較手段と、該位相比較手段の出力信号に 応じた周波数の信号を発生する電圧制御発掘手

- 段と、 該発掘手段の出力信号に基づいたクロック信号を複数のクロック信号に変換して分配する分配手段とを有し、 該分配手段から出力されるクロック信号と外部から与えられるタイミング信号とを前記位相比較手段に入力してなるクロック発生装置。
- 4. 前記補償手段が、前記タイミング信号により セット・リセットされる積分回路を有し、拡続

から出力されるクロック信号と外部から与えられるタイミング信号とを前記位相比較手段に入力してなるものであることを特徴とする情報処理システム。

13. 複数の情報処理装置がパスを介して接続され、 各情報処理装置は共適に与えられるタイミング 信号に周期したクロック信号を発生する手段を 有し、絞クロック信号に基づいて他の情報処理 装配間とのデータ転送を含む処理を同期させて 実行する構成の情報処理システムにおいて、前 記各情報処理装置に設けられるクロック信号発 生手段が、2つの信号の位相差に応じた信号を 出力する位相比較手段と、該位相比較手段の出 力信号に応じた周波数の信号を発生する電圧制 得死擬手段と、該発摄手段の出力信号に基づい たクロック信号に変換して分配する分配手段と. 前記タイミング信号を入力とし、該タイミング 信号の周波数の変化に応じて前記電圧制御発扱 手段の発掘周波数の範囲を変化させる結構手段 とを有し、前記分配手段から出力されるクロッ

ク信号と外部から与えられるタイミング信号と を前記位相比較手段に入力してなるものである ことを特徴とする情報処理システム。

- 14. 電流源と、該電流源の電流を2つの始子へ流す2つの電流スイッチと、を有し、該2つの電流スイッチを差動で動作させ、該2つの囃子の一方を出力としたことを特徴とするチャージポンプ回路。
- 15. パイポーラトランジスタからなるスイッチング素子のコレクタにMOSからなる食荷菓子を接続したスイッチング回路を2 組有し、該各スイッチング回路の入出力端をレベルシフト回路を介して交差接続するとともに、前記スイッチング素子のエミッタを静驾容量で結合してなるエミッタ結合型のマルチパイプレータ。
- 16. 解記スイッチング素子がオンのとき前紀負荷 オ子のインピーダンスが大きくされ、前記スイ ッチング素子がオフのとき前記負荷素子のイン ピーダンスが小さくなる構成とされたことを特 数とする請求項15記載のエミッタ結合型のマ

ルチバイブレータ。

- 17. 前記マルチパイプレータが半導体装置に組み込まれてなり、前記マルチパイプレータを形成する静電容量が、当該半導体装置内に形成された同一構造かつ同一容量の2つの静電容量を、対応する端子を互いに逆並列に接続してなるものとしたことを特徴とする請求項16記載のエミッタ結合型のマルチパイプレータ。
- 18. 前記2つの郵配容量が、誘電体を介して積層された第1と第2と第3の導電体から形成され、第1と第3の導電体を共通接続して並列接続したことを特徴とする請求項17記載のエミッタ 結合型マルチパイプレータ。
- 19. 入力信号のレベルによりセット・リセットされる独分回路と、基準電圧を出力するパイアス回路と、前記積分回路の出力電圧と前記パイアス電圧とを比較するコンパレータ回路と、 袋コンパレータ回路の出力信号により乗動されるチャージポンプ回路と、 袋チャージポンプ回路により充放電される砂電容量と、袋砂電容量の輪

子電圧を平滑して出力するローパスフィルタ回路の出力電圧を築また。 該ローパスフィルタ回路の出力電圧を電流で換手段と、該電圧・電流変換手段と、該電圧・電流変換手段の出力電流で前記積分回路の積分電流を制御する積分電流制御手段と、を有し、前記変換された電流信号のレベルに応じた電流信号を出力するようにしてなることを特徴とする周波数一電流変換回路。

3. 発明の詳細な説明

(産業上の利用分野)

本税朝はクロック発生回路に係り、特にクロックに基づいて領理動作が行なわれる情報処置装置を内蔵する半導体集積回路装置のクロック発生回路に関する。

〔従来の技術〕

クロックに基づいて論理動作が行なわれる情報 処理装置では、内部論理の誤受動作防止や高速化 のためにクロックのタイミングの管理が重要であ る。特に、複数の情報処理装置がある場合、情報 処理装置間でのデータの転送を確実にかつ高速に 内でしか変化させることができない。したがって、タイミング信号の周波数が、VCO13の発援する周波数範囲に対応する同期クロック信号の周波数範囲を越えた場合は、PLL10は動作できず、情報処理装置間のクロックの同期がくずれるという同題があった。

(課題を解決するための手段)

上記目的は、位相比較手段と該位相比較手段の出力レベルに応じた周波数信号を発生する電圧制御発揮手段を有し、該免機周波数信号の位相と外部から入力されるタイミング信号とを前記位相比較手段に入力し、該タイミング信号に同期した問期クロック信号を出力する構成のクロック発生数ではおいて、タイミング信号を入力としての関策に応じて前記電圧制御発援手段の発過周波の範囲を変化させる補償手段を設けることにより、

たクロック発生回路20であり、第2回の従来例 と同一符号のものは同一の機能・構成を有する部 品である。図において第2図従来例と異なるとこ ろは、タイミング信号Srを入力とし、そのタイ ミング周波数!ャに応じてVCO13の発揮する 周波数範囲を変化させる補償回路15が設けられ ていることにある。福信回路15は、タイミング 信号Srの周波数frが高くなると、それに応じて VCO13に発掘周波数範囲を周波数の高い方に 変化させる佰号Scを出力する。逆に、タイミン グ信号Sャの周波数!ャが低くなると、それに応じ てVCO13に発掘周波数範囲を周波数の低い方 に変化させる信号Scを出力する。同期クロック 信号CrはVCO13の発扱出力信号Croを分周 器14で分問した信号である。 したがって、 周期 クロック信号CPの周波数範囲はVCOI3の発 紐周波数範囲と比例関係がある。このように、本 実施例によればタイミング信号Stの開波数 ftに 応じて、何期クロック信号の周波数fcの範囲が 変化するため、何期クロック信号Crの周波数範

違成される.

(作用)

(実施例)

以下、本発明の一実施例を図面を用いて説明する

第1図は本発明の第1の実施例のブロック構成 を示す。図示のように本実施例は、PLLを用い

四内にタイミング信号STの周波数 STが収まり、この結果タイミング信号STと同期し、かつ周波数の一致した同期クロック信号CTを得ることができる。したがって、本実施例によればタイミング信号STの周波数数化に対応可能な周波数範囲の広いクロック発生 日路を実現できる。なむ、VCO13と稀償回路15の具体的な実施例については後述する(第10回、第11回、第15回)。

第3回は、第1回のクロック発生回路20を内蔵させた情報処理用LSIのチップ構成の一実施倒である。LSIチップ310は、クロック発生回路(CPG)20とクロック分配回路21から成るクロック回路22と、クロック回路22の出力であるクロック信号CPにより制御される論理回路ブロック311~315とから構成される。CPG20はチップ外から入力されるタイミング信号STを受けて、その信号と同期した同間クロック信号CPを出力し、分配回路21で各プロック311~315を制御するためのクロック信号CPはタイミ

907. およびNMOS909と910の各電液 は等しく設定される。つまり、PMOS904と 906818907, PMOS9042905, NMOS908と909および910のカレント ミラーで、トラングスタ903のパイアスV^に より抵抗S02に流れる電流で制御されるからで 53. NMOS9122911, NMOS914 と913は位相比較級11の差動出力信号PPと NP, PDとNDにより制御される。これらのN MOS9122911, NMOS9142913 は、PMOS907とNMOS910の電液を、 出力Vsと内部とに切り替えるスイッチである。 しかして、NMOS912がオン、すなわち信号 PPが「H」で信号NPが「L」のとき、Vaに PMOS907の電流を流し込む。一方NMOS 9 1 4 がオン、すなわち借号PDが「H」で信号 NDが「L」のとき、VaからNMOS910の 電流を引き抜く。これにより、位相比較器11の 出力パルスを、Vaに流れるパルス電流に変換す。 る。他方、NMOS916は信号NPで制御され、

NMOS912がオフ、すなわち借号PPが「L」 で信号NPが「H」のとき、PMOS907の電 液をNMOS911を介してNMOS909へ選 く。一方、NMOS915は、信号NDで制御さ れ、NMOS914がオフ、すなわち信号PDが 「L」で信号NDが「H」のとき、PMOS90・ 6の電流をNMOS913を介してNMOS91 Oに薄く、したがってPMOS907とNMOS 910の電流は、Vaへ電流を出力しないときで も常に流れるため、それらのドレインの電位を一 定にすることができる。この結果、NMOS91 2と914のスイッチングの際のチャージシェア で生じるノイズ電流を無くすことができる。この ように、チャージポンプ回路901は位相比較低 11の出力パルス幅に等しいパルス電流を出力で きるので、パルス幅に比例した電荷の注入又は引 き抜きを実現できる。

ループフィルタ 9 1 7 は抵抗 9 1 8 と容量 9 1 9 の 直列回路で構成され、チャージポンプ回 路 9 0 1 のパルス電流を積分することにより電圧

に変換する。

このようにして、ローバスフィルタ12は、信号PPとNPのパルス出力があるとき、チャージポンプ回路901がループフィルタ917へ電荷を注入するため、Vaの電位が上昇し、信号PDとNDのパルス出力があるとき、チャージポンプ回路901がループフィルタ917から電荷を引き抜くため、Vaの電位は下降することになる。この結果位相差に応じたパルス信号は電圧に変換される。

1003はVeを全扱何の信号Vrまで増幅して出力する。

第11図に第10図の電圧・電流変換回路1001の一実施例を示す。NMOS1101と1102、1103はカレントミラーとなっており、NMOS1102と1103に流れる電流1、と1、は、Icと比例関係になり、次式で扱わせる。

$$I_1 = n_1 \cdot I_C \qquad \cdots (1)$$

$$I_{z} = n_{z} \cdot I_{c} \qquad \cdots (2)$$

一方、NMOS1104と1105は差別対であり、基準電圧VxとVxの電位の高低関係ではI、を分液する。ここでNMOS1104の電流はPMOS1106に流れる。このPMOS1106と1107はカレントミラーとなっており、それらに流れる電流を等しく設定すると、PMOS1107の電流はNMOS1104と等しくなる。ところで、Vaの電位がVxより高い場合を考えると、NMOS1105の電流はNMOS1104とり大きくなる。しかし、PMOS1107はNMOS1104と等しい電流しか供給できないの

ダンスを高くして揺幅を充分確保し、逆にNPNトランジスタ1205,1206がオフのときはPMOS1207,1208のインピーダンスを低くして、立ち上がり速度を速くするようにしている。したがって、スイッチング回路の電流が小さいときでも振幅を充分確保でき、逆に電流が大きくて周波数が高くなっても出力の立ち上がりが速く充分動作できるため、発掘周波数の範囲を広くとれることになる。

第13回にレベル変換回路1003の一実施例を示す。回示のように、PMOS1301,1302,1303,1309,1312,1313,NMOS1303,1309,1312,1313,1305,1307,1310,1311,1314,1315を含んで構成されている。MOS1301~1307から成る回路は、射段の電流初御見破器1002の登動出力VEを入力とするMOS1304と1301~130306と1307からなるレンオ型インバータ回路のバイアス電流額であ

るMOS1305とMOS1307のゲートを刻構しているため、レシオ型インバータ回路の論理しまい値を差動のVeの中心にすることができ、これによりVeの機幅を確実に増幅する。MOS1308~1311とMOS1312~1315からなる回路はCMOSのカレントミラーによるブッシュブル型のインバータ回路で、差動の信号をシングルエンドの両援順に増幅する。また、MOS1308~1311とMOS1312~1315からなる回路は、入力の接続を逆にすることにより、差動の全接幅出力Ve(Cro)を実現している。すなわち、レベル変換回路1003は2段増により、電流制御を振露1002の低電圧差動出力Veを論理ゲート回路が動作できる両接幅の差動出力Veを論理ゲート回路が動作できる両接幅の差動出力Veを論理ゲート回路が動作できる両接

第14図に分周器14の一実施例を示す。クロックドインパータゲート回路1404,1406,1407,1409とインパータゲート回路14 05,1408による帰還型ラッチ回路1401,

1402を有してなり、これらをレベル変換回絡の差動出力 V r で逆相に制御し、インパータゲート回路 1403を介して負帰還することにより、V r の周波数を 1 / 2 に分周し、周期クロック信号 C r として出力するようになっている。

1512とNMOS1513のゲートに入力され ている。これらのスイッチ素子は低波滅1511 と1514に直列接続され、これらによってチャ ージポンプ目路が形成されている。このチャージ ポンプ回路の出力信号a。は容量1515に印加 され、これによって容量1515の充放電を制御 するようになっている。また、 a . は抵抗151 6と容量1517からなるローパスフィルタ回路 に入力されており、これによって容量1515の 発位が平滑される。ローパスフィルタ回路の出力 電圧 a。はNMOS1518のゲートに入力され Tいる. このNMOS1518はPMOS150 2と1519と1520からなるカレントミラー 回點のPMO'S 1519に接続されている。この カレントミラー回路は、信号a。に応じてNMO S 1 5 1 8 に流れる電流 I. と、PMOS 1 5 2 0 に流れる補償回路15の出力電流 Icと、容量 1505の充電電流 I.を比例させるようになっ ている。

第16回に、捕貨国路15の動作に係る各部電

$$Ic = n_s \cdot I_s \qquad \cdots (18)$$

$$I_s = n_4 \cdot I_*$$
 ... (19)

したがって、a。の電位が上昇すればIaは増加し、a。の電位が下降すればIaは減少する。すなわち、本実施例は食帰還ループを構成しており、a。の電位が高い場合、I。が大きく、Iaも大きい。Isが大きいと、a。の電位上昇も早くなるため、t。が大きくなる。t。が大きいとa。の放電電荷が大きくなるため、a。の電位を下げるように助がする。逆に、a。の電位が低い場合は、a。の電位を上げるように動作する。このようにして、この負帰還ループが平衡となるのは、asへの充放電の電荷Qe。Qoが等しくなったときである。そこで、(17) 式でQe=Qoとすると次式が成り立つ。

$$I_{\bullet} = 3 \cdot V_{BE} \cdot C_{\bullet} \cdot \frac{I_{\tau} + I_{\bullet}}{I_{\tau} - I_{\bullet}} \cdot f_{\tau} \qquad \cdots \qquad (20)$$

(18)~(20) 式より、補償回路15の出力電流 Icは次式となる。

$$I_{c} = 3 \cdot V_{ag} \cdot C_{1} \cdot \frac{n_{a}}{n_{a}} \cdot \frac{I_{1} + I_{a}}{I_{1} - I_{4}} \cdot f_{7} \cdots (21)$$

で決めることができる。タイミング信号の周波数 f r が高くなれば V C O 1 3 の 周波数の範囲も合 わせて高くなり、逆に低くなれば何様に低くなる。 ところで、第1回のクロック発生回路 2 0 では、 タイミング信号の周波数 f r と 同期クロック信号 の周波数 f c とが等しくなるように 割御しており、 同期クロック信号の周波数 f c t V C O 1 3 の発 級所波数 f o を 分周器 1 4 で 分周した 周波数 範囲は タイミング信号の周波数 f r を 分周する量の逆数 合ため、 V C O 1 3 の発 緩 周波数 の 周波数 範囲は タイミング信号の周波数 f r を 分周する量の逆数 倍した 周波数を含む必要がある。そこで、 分周器 1 4 の分周量を 1 N

$$N = \frac{3}{4} \cdot \frac{n_{3} \cdot n_{4} \cdot n_{5}}{n_{4}} \cdot \frac{I_{3} \cdot I_{4}}{I_{3} - I_{4}} \cdot n_{5} \cdot \frac{C_{5}}{C_{6}} \qquad \cdots (23)$$

となるように各回路定数を設定すれば、(22) 式 は次式に変換される。

$$N \cdot f + \frac{n_1}{n_2} \cdot N \cdot f + \geq f_0 \geq N \cdot f + \frac{n_1}{n_2} \cdot N \cdot f + \cdots$$
 (24)

したがって、発掘周波数 f cの周波数範囲は、タイミング信号の周波数 f r の分周量 l n の逆数倍し

上述したように、補偿回絡15は、入力されたタイミング信号Sャの周波数 fャに比例した積分電流を流す負得選系を設け、その積分電流と比例した出力電流を出力する手段を設けた構成とされており、これにより、タイミング信号Sャの周波数 f τ と比例した出力電流 I cを出力する周波数・電流変換回路となっている。

ここで、第10図〜第13図に示した電圧斜钩 発掘器13と第15回に示した補償回路15との 組み合わせ動作について説明する。補償回路15 の出力電流Icと電圧制御発振器VCO13の発 極周波数foの周波数範囲とには、前記(9)式 の関係がある。一方、タイミング信号STの周波 数 f T と 出力電流 I c と n は、前述(21)式の関係 があるため、f o と f T には次式が成り立つ。

$$\frac{3}{4} \cdot \frac{n_2 \cdot n_4 \cdot n_6}{n_4} \cdot \frac{I_1 + I_4}{I_1 - I_4} \cdot (n_2 + n_1) \cdot \frac{C_4}{C_4} \cdot f_7 \ge f_0$$

$$\geq \frac{3 \cdot n_{2} \cdot n_{4} \cdot n_{4}}{n_{4}} \cdot \frac{I_{1} + I_{4}}{I_{7} - I_{4}} \cdot (n_{2} - n_{4}) \cdot \frac{C_{4}}{C_{4}} \cdot f_{7} \cdots (22)$$

つまり、VCO13の発援周波数の範囲を、補償 国路15を介してタイミング信号Sャの周波数fャ

た周波数 N・f r を必ず含むため、動作できなくなることはなく、広い周波数範囲をもつクロック発生回路を実現できる。タイミング信号の周波数frの変動に対応させることができる。

また、本実施例では、VCO13のタイミング 容量 Coと、補償回路15の積分回路の容量 C、と を 同じ構造とすれば、 半導体 集積回路 を 製造する ときの容量 バランキを同じにすることができる。 この結果、 C。と C。の比で決まる (23) 式の Nの 値を、 容量のバランキに拘らず一定とすることができ、 N を正確に設定することが可能である。

第17回に、第12回に示した電流制御発掘器 1002の発掘周波数1°の決定に係る客量12 04の一実施例の構造を示す。客量1701と1 702は同一構造で同一容量値で、端子b。, b、 を逆にして並列接続されている。すなわち、LS Iチップ上で客量を実現する場合、容量の二端子 間以外にも寄生容量がある。この寄生容量は、 b。, b。の場子に対して、異なる大きさであるため、容量を接続する場合、端子依存性が生じる。

特開平2-230821 (13)

3 1 1 \sim 3 1 5 , 3 2 1 , 3 2 2 , 3 3 1 \cdots

論理回路プロック、

901…チャージポンプ回路、

917…ループフィルタ、

1001…電圧・電流変換回路、

.1002…電波制御発掘器、

1003…レベル変換回路。1801…益板、


1803… 第1層ポリシリコン族、


1804…第2層ポリシリコン膜、

1805…剪1層アルミ膜、


1806…コンタクトホール。


代理人 鹅沼 辰 之






第3図







第 9 図



第 10 図



第11図



第 12 図

